#### Rev 2; 11/09

## 带SHA-1引擎的1K位、I<sup>2</sup>C/SMBus EEPROM

#### 概述

应用

DS28CN01内置1024位EEPROM以及基于联邦信息委员会 (FIPS) 180-1/180-2和ISO/IEC 10118-3安全散列算法(SHA-1) 的质询-响应认证安全机制。该存储器由4个32字节的页 面构成,每个存储器页都支持数据复制保护和EPROM仿 真功能。每片DS28CN01具有唯一的、由工厂编程的64位 注册码。可通过工业标准的I<sup>2</sup>C和SMBus<sup>™</sup>兼容接口与 DS28CN01进行通信。当检测到总线超时故障时,SMBus 招时功能将复位器件接口。

> PCB的唯一序列号 配件与外设识别 设备注册与授权管理 网络节点识别 打印机色带盒配置与监测 医用传感器鉴定与校准 系统知识产权保护

定购信息

- ◆ 1024位EEPROM存储器,分为4个256位的页
- ◆ 专用的硬件加速SHA-1引擎产生SHA-1 MAC
- ♦ EEPROM存储器页可独立设置为复制保护或设置为 EPROM模式(仅允许1至0编程)

- ◆ 写访问需要密钥并具备计算和传输160位认证MAC的 能力
- ◆ 工厂编程并经过测试的唯一的64位注册码保证绝对的 追溯性、因为不存在任何两个相同器件
- ◆ +25°C温度下保证200,000擦写次数
- ♦ I<sup>2</sup>C和SMBus兼容串行接口实现用户可编程
- ◆ 支持100kHz和400kHz I<sup>2</sup>C通信速度
- ◆ 接口引脚具有+5.5V耐压
- ◆ 工作范围: +1.62V至+5.5V, -40°C至+85°C
- ♦ 8引脚µSOP封装

#### 引脚配置 TOP VIEW + AD0 1 8 V<sub>CC</sub> AD1 2 7 N.C. DS28CN01 N.C. 3 6 SCL 5 SDA GND 4 μSOP

PART	TEMP RANGE	PIN-PACKAGE			
DS28CN01U-A00+	-40°C to +85°C	8 µSOP			
DS28CN01U-A00+T	-40°C to +85°C	8 µSOP			
+表示无铅(Pb)/符合RoHS标准的封装。					

T = 卷带包装。

典型工作电路在数据资料的最后给出。

SMBus是Intel Corp.的商标。

Maxim Integrated Products 1

本文是英文数据资料的译文,文中可能存在翻译上的不准确或错误。如需进一步确认,请在您的设计中参考英文资料。 有关价格、供货及订购信息,请联络Maxim亚洲销售中心: 10800 852 1249 (北中国区),10800 152 1249 (南中国区), 或访问Maxim的中文网站: china.maxim-ic.com。



# DS28CN01

## **ABSOLUTE MAXIMUM RATINGS**

Junction Temperature	+150°C
Storage Temperature Range	55°C to +125°C
Soldering Temperature	Refer to the IPC/JEDEC
	J-STD-020 Specification.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## **ELECTRICAL CHARACTERISTICS**

 $(T_A = -40^{\circ}C \text{ to } +85^{\circ}C.)$  (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	ТҮР	MAX	UNITS
Supply Voltage	Vcc		1.62		5.50	V
Standby Current	Iccs	Bus idle, $V_{CC} = +5.5V$			5.5	μA
Operating Current	ICCA	Bus active at 400kHz, V <sub>CC</sub> = +5.5V			500	μA
Power-Up Wait Time	tpoip	(Note 2)			5	μs
EEPROM	•					
Drogramming Time	tanaa	$V_{CC} \ge 2.0V$			10	
	IPROG	V <sub>CC</sub> < 2.0V			45	ms
Programming Current	IPROG	$V_{CC} = +5.5V$			1.2	mA
Endurance (Nates 2, 4, 5)	New	At +25°C	200,000			
Endurance (Notes 3, 4, 5)	INCY	At +85°C	50,000			_
Data Retention (Notes 6, 7, 8)	tDR	At +85°C	40			Years
Supply VoltageVCC1.625.50VStandby CurrentICCSBus idle, VCC = +5.5V5.5 $\mu \mu$ Operating CurrentICCABus active at 400kHz, VCC = +5.5V500 $\mu \mu$ Power-Up Wait Timetpoipe(Note 2)5 $\mu \mu$ EEPROMEEPROMVCC = 2.0V10mProgramming CurrentIPROGVCC = 2.0V10mEndurance (Notes 3, 4, 5)NCYAt +25°C200,000-Data Retention (Notes 6, 7, 8)tpRAt +85°C50,000-Data Retention (Notes 6, 7, 8)tpRAt +85°C50,000-SHA-1 Computation TimetCSHASee full version of the data sheet.mSHA-1 Computation CurrentILCSHASee full version of the data sheet.mSCL, SDA, AD1, AD0 PINS (Notes 9, 10)VCC < 2.0V						
SHA-1 Computation Time	tCSHA	See full version of the data sheet.		ms		
SHA-1 Computation Current ILCSHA See full version of the data sheet.				mA		
SCL, SDA, AD1, AD0 PINS (Note	es 9, 10)					
Low-Level Input Voltage	Vu	$V_{CC} \ge 2.0V$	-0.3			V
Low-Level input voltage	VIL	$V_{CC} < 2.0V$	-0.3			V
High Lovel Input Voltage		$V_{CC} \ge 2.0V$				V
ngn-Lever input voitage	VIH	V <sub>CC</sub> < 2.0V				v
Hysteresis of Schmitt Trigger	Mana	$V_{CC} \ge 2.0V$				- V
Inputs (Note 2)	VHYS	V <sub>CC</sub> < 2.0V				
		$V_{CC} \ge 2.0V$			0.4	
	Vol	V <sub>CC</sub> < 2.0V				V



## ELECTRICAL CHARACTERISTICS (continued)

 $(T_A = -40^{\circ}C \text{ to } +85^{\circ}C.)$  (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	ΤΥΡ ΜΑΧ	UNITS
Output Fall Time from $V_{IH(MIN)}$ to $V_{IL(MAX)}$ with a Bus Capacitance	tor	$V_{CC} \ge 2.0V$	20 + 0.1C <sub>B</sub>	250	ns
from 10pF to 400pF (Notes 2, 11)	tOF	$V_{\rm CC} < 2.0 V$	20 + 0.1C <sub>B</sub>	300	115
Pulse Width of Spikes that are Suppressed by the Input Filter	tSP	(Note 2)		50	ns
Input Current with an Input Voltage Between 0.1V <sub>CC</sub> and 0.9V <sub>CCMAX</sub>	II	(Note 12)	-10	+10	μA
Input Capacitance	CI	(Note 2)		10	pF
SCL Clock Frequency	fscl	(Note 13)		400	kHz
Bus Timeout	<b>t</b> TIMEOUT	CM bit = 1 (Note 13)	25	75	ms
Hold-Time (Repeated) START Condition; After this Period, the First Clock Pulse is Generated	<sup>t</sup> HD:STA	(Note 14)	0.6		μs
		$V_{CC} \ge 2.7V$	1.3		
Low Period of the SCL Clock (Note 14)	tLOW	$V_{CC} \ge 2.0V$	1.5		μs
		$V_{\rm CC} < 2.0 V$	1.9		
High Period of the SCL Clock	thigh	(Note 14)	0.6		μs
Setup Time for a Repeated START Condition	tsu:sta	(Note 14)	0.6		μs
		$V_{CC} \ge 2.7V$	0.3	0.9	
Data Hold Time (Notes 15, 16)	t <sub>HD:DAT</sub>	$V_{CC} \ge 2.0V$	0.3	1.1	μs
		$V_{CC} < 2.0V$	0.3	1.5	
Data Setup Time	tsu:dat	(Notes 2, 14, 17)	100		ns
Setup Time for STOP Condition	tsu:sto	(Note 14)	0.6		μs
Bus Free Time Between a STOP and START Condition	<sup>t</sup> BUF	(Note 14)	1.3		μs
Capacitive Load for Each Bus Line	CB	(Notes 2, 14)		400	pF

Note 1: Specifications at -40°C are guaranteed by design and characterization only and not production tested.

Note 2: Guaranteed by design, characterization, and/or simulation only and not production tested.

**Note 3:** This specification is valid for each 8-byte memory row.

Note 4: Write-cycle endurance is degraded as T<sub>A</sub> increases.

Note 5: Not 100% production tested; guaranteed by reliability monitor sampling.

**Note 6:** Data retention is degraded as T<sub>A</sub> increases.

**Note 7:** Guaranteed by 100% production test at elevated temperature for a shorter time; equivalence of this production test to data sheet limit at operating temperature range is established by reliability testing.

**Note 8:** EEPROM writes can become nonfunctional after the data retention time is exceeded. Long-time storage at elevated temperatures is not recommended; the device can lose its write capability after 10 years at +125°C or 40 years at +85°C.

Note 9: All values are referred to  $V_{IH(MIN)}$  and  $V_{IL(MAX)}$  levels.

Note 10: See Figure 3.

Note 11:  $C_B = \overline{T}$  otal capacitance of one bus line in pF. If mixed with high-speed-mode devices, faster fall times according to I<sup>2</sup>C Bus Specification v2.1 are allowed.





## **ELECTRICAL CHARACTERISTICS (continued)**

 $(T_A = -40^{\circ}C \text{ to } +85^{\circ}C.)$  (Note 1)

Note 12: The DS28CN01 does not obstruct the SDA and SCL lines if V<sub>cc</sub> is switched off.

Note 13: The minimum SCL clock frequency is limited by the bus timeout feature. If the CM bit is 1 and SCL stays at the same logic level or SDA stays low for this interval, the DS28CN01 behaves as though it has sensed a STOP condition.

Note 14: System requirement.

- **Note 15:** The DS28CN01 provides a hold time of at least 300ns for the SDA signal (referred to the V<sub>IH(MIN)</sub> of the SCL signal) to bridge the undefined region of the falling edge of SCL.
- **Note 16:** The master can provide a hold time of Ons minimum when writing to the device. This Ons minimum is guaranteed by design, characterization, and/or simulation only, and not production tested.
- **Note 17:** A fast-mode I<sup>2</sup>C bus device can be used in a standard-mode I<sup>2</sup>C bus system, but the requirement  $t_{SU:DAT} \ge 250$ ns must then be met. This is automatically the case if the device does not stretch the low period of the SCL signal. If such a device does stretch the low period of the SCL signal, it must output the next data bit to the SDA line  $t_{RMAX} + t_{SU:DAT} = 1000 + 250$ = 1250ns (according to the standard-mode I<sup>2</sup>C bus specification) before the SCL line is released.

引脚说明

引脚	名称	功能		
1	AD0	器件地址输入引脚,用来选择从器件地址。设置从地址位A[1:0]的值,必须接至GND、SDA、SCL或V <sub>CC</sub> 。		
2	AD1	器件地址输入引脚,用来选择从器件地址。设置从地址位A[3:2]的值,必须接至GND、SDA、SCL或V <sub>CC</sub> 。		
3, 7	N.C.	无连接。		
4	GND	电源地。		
5	SDA	I <sup>2</sup> C/SMBus双向串行数据线。该引脚必须通过一个上拉电阻接V <sub>CC</sub> 。		
6	SCL	I <sup>2</sup> C/SMBus串行时钟输入。该引脚必须通过一个上拉电阻接V <sub>CC</sub> 。		
8	Vcc	电源输入。		

**详细说明** DS28CN01带有串行I<sup>2</sup>C/SMBus接口、1K位SHA-1安全 EEPROM、一个寄存器页以及唯一的注册码,如方框图所 示。器件通过I<sup>2</sup>C接口以标准模式或高速模式与主机处理 器通信。用户可将接口从I<sup>2</sup>C总线模式切换至SMBus模式。 两个4电平地址引脚允许16个DS28CN01挂接在同一总线上。

## 器件工作情况

对DS28CN01的读写访问均通过I<sup>2</sup>C/SMBus串行接口控制。 由于DS28CN01的存储器和寄存器具有各自不同的特性, 因此需要考虑几种特殊情况。详细信息请参考完整数据 资料的*读操作和写操作*部分。

#### 串行通信接口

串行接口通过数据线(SDA)和时钟信号(SCL)进行通信。 SDA和SCL是双向传输线,通过上拉电阻连接到正电源电 压。不进行通信时SDA和SCL均为高电平。连接到总线 的器件输出级必须是漏极开路或集电极开路,以满足线 与功能。标准模式下数据的传输速率可达100kbps,高速 模式下可达400kbps。DS28CN01可工作在上述两种模式下。 总线上发送数据的器件被定义为发送器,接收数据的器 件为接收器。控制通信的器件称为主机,由主机控制的 器件是从器件。DS28CN01为从器件。

S28CN01

# 数据资料缩写本

## 带SHA-1引擎的1K位、I<sup>2</sup>C/SMBus EEPROM

V<sub>CC</sub> MAC OUTPUT AD\_ BUFFER SCL I<sup>2</sup>C/SMBUS 64-BIT UNIQUE SDA FUNCTION NUMBER CONTROL MEMORY AND <u>+</u> SHA-1 ENGINE CONTROL MAC SHA-1 COMPARATOR ENGINE 4 8-BYTE WRITE SECRET BUFFER MEMORY REGISTER PAGE ///XI/// USER EEPROM DS28CN01 4 PAGES OF 32 BYTES

#### 从地址/方向字节

为了实现单独访问,各器件必须有一个不和总线上其它器件相冲突的从地址。DS28CN01响应的从地址见图1,从地址是从地址/方向字节的一部分,DS28CN01从地址的高3位设置为101b。引脚AD0的逻辑状态决定地址位A0和A1的值,AD1用来控制A2和A3的值。AD0和AD1可以




图1. 从地址

连接至GND、V<sub>CC</sub>、SCL或SDA,表1给出了这四种引脚 状态与二进制地址的对应关系。A0至A3位与相应引脚的 二进制地址一致时,选中器件。

从地址/方向字节的最后一位(R/W)定义数据方向。置为0时,后续数据将从主机发送到从机(写操作模式);置为1时,数据将从从机传递到主机(读操作模式)。


表1. 引脚状态与二进制值的对应关系

AD1	A3	A2
GND	0	0
Vcc	0	1
SCL	1	0
SDA	1	1

AD0	A1	A0
GND	0	0
V <sub>CC</sub>	0	1
SCL	1	0
SDA	1	1

DS28CN01

方框图






图2. I<sup>2</sup>C/SMBus协议概述

#### I<sup>2</sup>C/SMBus协议

只有当总线空闲时才能启动数据传输。主机产生SCL控制 总线访问,生成START和STOP条件,并决定在START和 STOP条件之间通过SDA传输的字节数。数据以字节形式 传送,首先传送最高有效位。每个字节后紧跟一个应答 位,实现主机与从机的同步。在数据传输期间,只要时 钟线为高电平,SDA就必须保持稳定。当SCL为高时,若 SDA发生跳变则认为是START或STOP条件。协议说明如 图2所示,详细时序见图3。

#### 总线空闲或非忙状态

SDA和SCL空闲,此时逻辑状态为高电平。

#### START条件

为了与从器件进行数据传输, 主机必须产生START条件。 SCL保持高电平时, SDA从高电平跳变为低电平将产生一个START条件。

#### STOP条件

为了终止与从器件之间的数据传输,主机必须产生STOP 条件。SCL保持高电平时,SDA从低电平跳变为高电平将 产生一个STOP条件。

#### 重复START条件

重复START通常用于读操作,在之前的写操作中已经指 定了明确的读存储器地址。在一次数据传输结束后,主 机可以使用重复START条件,表示在当前传输结束后立 即启动一次新的数据传输。重复START条件的触发与通 常的START条件一样,只是不会有之前的STOP条件。

#### 数据有效

除START和STOP条件之外,SDA的跳变必须发生在SCL 低电平期间。在整个SCL高电平期间以及要求的建立时间 和保持时间(SCL下降沿后t<sub>HD:DAT</sub>,SCL上升沿前t<sub>SU:DAT</sub>, 参见图3)内,SDA数据须保持稳定有效。每位数据对应一 个时钟脉冲,在SCL脉冲的上升沿数据被移入接收器件。

写操作完成后, 主机必须释放 SDA, 以保证在下一个 SCL 上升沿之前有充足的建立时间(最小值 t<sub>SU:DAT</sub> + t<sub>R</sub>, 见图 3) 来启动读操作。从器件在前一个 SCL 脉冲下降沿将 SDA 上的数据逐位移出,数据位在当前 SCL 脉冲的上升沿有效。 主机产生所有的 SCL 时钟脉冲,包括那些读取从器件数据 所需的时钟。




图3. I<sup>2</sup>C/SMBus时序图

#### 从器件应答

通常,被选中的从器件每收到一个字节必须产生一个应答信号。主机必须生成与该应答位相关的时钟脉冲。从器件在此应答时钟脉冲期间把SDA拉至低电平,并在应答时钟为高电平期间始终保持SDA为稳定的低电平。建立及保持时间t<sub>SU:DAT</sub>和t<sub>HD:DAT</sub>也必须考虑在内。

#### 主机应答

从从器件持续读取数据时, 主机每收到一个字节必须产生 一个应答信号。主机必须生成与该应答位相关的时钟脉 冲。应答主机在此应答时钟脉冲期间把SDA拉至低电平, 并在应答时钟为高电平期间始终保持SDA为稳定的低电 平。建立及保持时间t<sub>SU:DAT</sub>和t<sub>HD:DAT</sub>也必须考虑在内。

#### 从器件未应答

当器件处于无效访问模式,或者是SHA-1引擎正在计算或 正在执行EEPROM写操作时,从器件无法接收或发送数 据。这种情况下,DS28CN01对其所拒绝接收的任何字节 不进行应答,在对应的应答时钟脉冲为高电平期间使SDA 保持在高电平,详细说明请参考完整数据资料中的*读操 作和写操作*部分,其中列出了DS28CN01不应答的情况。

#### 主机未应答

有时主机正在接收数据时必须终止读操作。为了达到这一目的,主机在相应的应答时钟脉冲为高电平期间将SDA 置为高电平,即不应答从从器件接收到的数据的最后一 个字节。作为响应,从器件停止发送数据,允许主机发 出STOP条件。

#### 数据存储器和寄存器

DS28CN01

关于该部分(包括图4、图5和表2)的详细说明,请参见完整的数据资料。

#### 读操作和写操作

该部分讨论了EEPROM的读写操作以及各个寄存器。包括表3至表13在内的详细信息请参见完整的数据资料。

数据资料缩写本

#### SHA-1算法

该部分关于SHA-1算法的说明来自安全散列标准SHA-1文档,此文档可从NIST网站下载。详细信息请参见完整的数据资料。

### \_ 应用信息

#### SDA和SCL上拉电阻

DS28CN01的SDA是漏极开路输出,需要一个上拉电阻(参见典型工作电路)实现逻辑高电平。由于DS28CN01只把SCL作为输入(无时钟伸展),因此主机可以通过一个带上拉电阻的漏极开路/集电极开路输出或推挽式输出驱动SCL。

#### 上拉电阻Rp的大小

根据I<sup>2</sup>C规范,从器件在V<sub>OL</sub>为+0.4V时必须能够至少吸 收3mA电流。SMBus标准要求+0.4V时具有4mA的吸电流 能力。在整个工作电压范围内,DS28CN01在V<sub>OL</sub>为+0.4V 时能够吸收至少4mA电流。这一直流特性决定了上拉电 阻的最小值:  $R_{PMIN} = (V_{CC} - 0.4V)/4mA。最大工作电压为 +5.5V时,上拉电阻最小值为1.275k<math>\Omega$ 。图6中的"Minimum  $R_P$ "曲线显示了上拉电阻最小值随工作(上拉)电压的变化 情况。

对于I<sup>2</sup>C系统,上拉电压从30%升至70%的过渡时间定义为上升时间或下降时间。最大总线电容 $C_B$  = 400pF。最大上升时间不能超过300ns。假设上升时间取最大值,对于任何给定的电容 $C_B$ ,最大电阻值为: $R_{PMAX}$  = 300ns/( $C_Bx$  ln(7/3))。总线电容为400pF时,最大上拉电阻为885 $\Omega$ 。

为了满足上升时间指标以及400pF的总线电容,选择885Ω 上拉电阻,该阻值比在+5.5V下要求的R<sub>PMIN</sub>要低,因此 必须找出另一种方法。首先计算在任何给定工作电压下 的最小上拉电阻("Minimum R<sub>P</sub>"曲线),然后计算产生 300ns的上升时间对应的总线电容,最终生成如图6所示的 "Maximum Load"曲线。

只有当上拉电压为+4V或更低时,才允许400pF的最大总 线电容。总线电容减小到300pF时,能够适合整个工作电 压范围。各种电压下对应的上拉电阻值见"Minimum R<sub>P</sub>" 曲线。





图6. I<sup>2</sup>C高速模式下的上拉电阻选择曲线

# 数据资料缩写本

# 带SHA-1引擎的1K位、I<sup>2</sup>C/SMBus EEPROM

典型工作电路



## 封装信息

如需最近的封装外形信息和焊盘布局,请查询**china.maxim-ic.com/packages**。请注意,封装编码中的"+"、"#"或"-"仅表示RoHS状态。 封装图中可能包含不同的尾缀字符,但封装图只与封装有关,与RoHS状态无关。

封装类型	封装编码	文档编号
8 µSOP	U8+3	<u>21-0036</u>

# 数据资料缩写本

# 带SHA-1引擎的1K位、I<sup>2</sup>C/SMBus EEPROM

修订历史

修订次数	修订日期	说明	修改页
0	6/07	最初版本。	
1	4/09	创建采用新模板的数据资料。	全部
2	11/09	在Electrical Characteristics中为总线超时指标增加了"CM bit = 1"条件。	3

## Maxim北京办事处

北京 8328信箱 邮政编码 100083 免费电话: 800 810 0310 电话: 010-6211 5199 传真: 010-6211 5299

Maxim不对Maxim产品以外的任何电路使用负责,也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

10 \_\_\_\_

DS28CN01

\_\_\_\_Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600